東京高等裁判所 平成９年（行ケ）７６号 判決 1998年6月18日
東京都千代田区丸の内２丁目２番３号
原告
三菱電機株式会社
代表者代表取締役
北岡隆
訴訟代理人弁理士
竹中岑生
東京都千代田区霞が関３丁目４番３号
被告
特許庁長官 荒井寿光
指定代理人
祖父江榮一
同
斉藤操
同
井上雅夫
同
小池隆
主文
原告の請求を棄却する。
訴訟費用は原告の負担とする。
事実
第１ 当事者の求めた裁判
１ 原告
「特許庁が平成７年審判第５７４０号事件について平成９年３月６日にした審決を取り消す。訴訟費用は被告の負担とする。」との判決
２ 被告
主文と同旨の判決
第２ 請求の原因
１ 特許庁における手続の経緯
原告は、昭和６３年１０月１３日、名称を「マイクロコンピュータ」とする発明（以下、「本願発明」という。）につき、特許出願（昭和６３年特許願第２５７７１２号）をしたが、平成７年１月１２日拒絶査定を受けたので、同年３月１６日審判を請求した。特許庁は、この請求を平成７年審判第５７４０号事件として審理した結果、平成９年３月６日、「本件審判の請求は、成り立たない。」との審決をし、その謄本は、同年３月１７日原告に送達された。
２ 本願発明の要旨
第１の周波数のクロックに同期して動作する中央演算処理装置と、
前記第１の周波数より低周波数である第２のクロックに同期して動作し、前記中央演算処理装置によりアクセスされる中央演算処理装置外のメモリと、
前記中央演算処理装置による前記メモリの読み出しに際し、前記中央演算処理装置による読み出し要求によって前記第２の周波数のクロックを前記メモリに与えると共に、前記メモリがデータの読み出しに要する期間中前記中央演算処理装置へのクロックの供給を停止する手段と
を備えたことを特徴とするマイクロコンピュータ。
３ 審決の理由の要点
(1) 本願発明の要旨等
本願発明の要旨は、前項記載のとおりである。
(2) 引用刊行物
<１> これに対して、特開昭６０－４５８２８号公報（以下「引用刊行物１」という。甲第２号証）には（なお、別紙図面２参照。）、
内部アドレスバス５ａおよび内部データバス５ｂは、Ｉ／Ｏ４を介して外部端子６に接続され、この外部端子６に外部バスを介してＲＯＭやＲＡＭあるいはＩ／Ｏチップ等の外部装置を接続することにより、システムを外部に拡張出来るようにされている。（２頁下段左欄１３行～同１８行）
ＣＰＵ１から内部アドレスバス５ａに、外部のＲＯＭやＩ／Ｏ等の外部装置をアクセスするアドレス信号が出力された場合にこれをデコードし、クロック発生回路８に対してクロック周波数の変更信号Ｐｃを形成し出力するデコーダ７が設けられている。
クロック発生回路８ａは、発信回路９と、この発信回路９からの出力を分周して適当な周波数のシステムクロックφｃを形成する分周回路１０とによって構成されている。上記クロック発生回路８から出力されるシステムクロックφｃは、上記ＣＰＵ１やクロック供給端子ＣＬＫを介して外部のメモリ等に供給され、システム全体の同期がとられるようにされている。（２頁下段左欄１９行～同下段右欄１２行）
ＣＰＵ１から内部アドレスバス５ａに対して外部装置をアクセスするようなアドレス信号が出力されると、デコーダ７でクロック周波数の変更信号Ｐｃが形成されクロック発生回路８に供給される。すると、ＣＰＵ１に供給されるシステムクロックφｃが例えば第２図に示すように２倍の周期にさせられて、ＣＰＵ１から出力されるアドレス信号の周期が引き伸ばされる。その結果、外部装置をアクセスする場合のアクセス時間が内部ＲＯＭやＩ／Ｏ４等をアクセスする場合より長くされる。（３頁上段左欄６行～同１７行）
内部アクセス時のシステムクロックの周波数をシングルチップマイコンが動作可能な最大スピードによって決定しておいても、外部装置アクセス時には自動的にシステムクロックの周波数が低くされるため、充分に外部装置をアクセスすることができる。これによって、外部拡張なシングルチップマイコンにおける動作速度を予め最高のスピードにしておくことができる。（３頁上段左欄１８行～同右欄５行）
上記の記載は、
中央処理装置は最高のスピードである第１の周波数のクロックに同期して動作すること、
中央処理装置による外部メモリのアクセス（当然、読み出しも含まれる）要求よって、前記第１の周波数の、例えば１／２の周波数である第２の周波数のクロックを、中央処理装置に供給すると共に、クロック供給端子ＣＬＫを介して外部のメモリに供給することにより、システムの同期をとっていること、
を示すものであるから、結局引用刊行物１には以下のものが記載されていることになる。
「第１の周波数のクロックに同期して動作する中央処理装置と、
前記第１の周波数より低周波数である第２のクロックに同期して動作し、前記中央処理装置によりアクセスされる中央処理装置外のメモリと、
前記中央処理装置による前記メモリの読み出しに際し、前記中央処理装置による読み出し要求によって前記第２の周波数のクロックを前記メモリと中央処理装置に与える手段と
を備えたことを特徴とするマイクロコンピュータ。」
<２> 特開昭６２－２２１０６１号公報（以下「引用刊行物２」という。甲第３号証）には以下のものが記載されている。
ＣＰＵが周辺装置にデータを書込むマシンサイクルもしくは、周辺装置からデータを読出すマシンサイクルの開始を検出し、該ＣＰＵの動作を該周辺装置の動作に同期させるレディー信号を発生するレディー信号発生装置と、前記レディー信号を検出して該ＣＰＵの動作クロックをハイまたはロウのいずれか一方のレベルに固定するクロック制御装置を備えるマイクロコンピュータ。（特許請求の範囲の記載参照）
(3) 対比・判断
本願発明と引用刊行物１に記載されたものを比較すると、
前者では、前記中央処理装置による読み出し要求によって第２の周波数のクロックをメモリに与えると共に、メモリがデータの読み出しに要する期間中前記中央処理装置へのクロックの供給を停止する構成としているのに対して、後者では、中央処理装置による読み出し要求によって第２の周波数のクロックをメモリと中央処理装置に与える構成としている点で相違し、他の点では相違は認められない。
(4) 前記相違点を検討する。
通常高速動作している中央処理装置が、低速の周辺装置をアクセスした際、中央処理装置と低速の周辺装置との同期をとる方法として、引用刊行物１が採用している、低速の周辺装置に供給する低周波数のクロックを中央処理装置にも供給し、中央処理装置の動作速度を遅くする方法の他、引用刊行物２示されるように、低速の周辺装置の動作に要する期間、中央処理装置に供給するクロックを停止する方法も周知であり、また、これらの両方法は適宜選択すればよいことである。
してみれば、引用刊行物１に示されるものにおいて、低速の外部メモリに供給する低周波数のクロックを中央処理装置にも供給し、中央処理装置の動作速度を遅くする方法に代えて、低速の外部メモリの動作に要する期間、中央処理装置に供給するクロックを停止する方法を採用することに格別の技術力を要するとは認められず、それによる格別の効果も認められない。
(5) 結び
以上のとおり、本願の特許請求の範囲に記載された発明は、引用刊行物１及び２に記載されたものに基づいて当業者が容易に発明することができたものと認められるから、本願は、特許法２９条２項の規定により特許を受けることができない。
４ 審決の取消事由
審決の理由の要点(1)、(2)は認める。
同(3)のうち、「他の点では相違は認められない」ことは争い、その余は認める。
同(4)は認める。
同(5)は争う。
審決は、本願発明と引用刊行物１に記載されたものとの一致点の認定を誤ったため、進歩性の判断を誤ったものであるから、違法なものとして取り消されるべきである。
(1) 取消事由１（中央演算処理装置の点）
審決は、本願発明における中央演算処理装置は、引用刊行物１におけるＣＰＵ、内部メモリ（引用刊行物１のＲＯＭ２、ＲＡＭ３）及びＩ／Ｏ４に相当する旨認定するが、誤りである。
<１> 引用刊行物１には、「ＣＰＵ１から内部アドレスバス５ａに対して外部装置をアクセスするようなアドレス信号が出力されると、デコーダ７でクロック周波数の変更信号Ｐｃが形成されクロック発生回路８に供給される。すると、ＣＰＵ１に供給されるシステムクロックφｃが例えば第２図に示すように２倍の周期にさせられて、ＣＰＵ１から出力されるアドレス信号の周期が引き伸ばされる。その結果、外部装置をアクセスする場合のアクセス時間が、内蔵ＲＯＭ２やＩ／Ｏ４等をアクセスする時間よりも長くされるようになる。
そのため、内部アクセス時のシステムクロックの周波数をシングルチップマイコンが動作可能な最大のスピードによって決定しておいても、外部装置アクセス時には自動的にシステムクロックの周波数が低くされているため、充分に外部装置をアクセスすることができる」（甲第２号証３頁左上欄６行ないし右上欄３行）と記載されているとおり、引用刊行物１に記載されたものは、内部ＲＯＭやＩ／Ｏ等にアクセスする時（すなわち、内部アクセス時）はＣＰＵの内部動作周波数と同じ周波数で動作することを前提としている。しかしながら、もともと内部ＲＯＭやＩ／Ｏ等はＣＰＵの内部処理に比ベアクセス時間が長くかかるため、内部ＲＯＭやＩ／Ｏ等の動作速度によってＣＰＵの速度が決められており、ＣＰＵは最大スピードになっていない。
<２> 本願発明は、読み出しというＣＰＵの要求に従ってＣＰＵ以外の内部ＲＯＭやＩ／Ｏ等を含めたメモリをアクセスするときは、アクセス時間をとって読み出すようにし、その読み出しが終わるまでＣＰＵが停止しておくとの構成により、中央演算処理装置の最大限の高速処理機能を発揮させることができる。また、中央演算処理装置とメモリとをそれぞれの動作速度を考慮することなく組合せることが可能で、中央演算処理装置はメモリへの読み出しアクセスをするだけで動作停止をするので簡潔な構成で実現できるものである。
<３> 被告は、本願発明の中央演算処理装置の内部にはメモリが存在する旨主張する。
請求の原因に対する認否及び反論のうち、２(1)<１>（中央演算処理装置の一般的構成等）は認める。
しかし、引用刊行物１にも示されているように、中央演算処理装置（引用刊行物１のＣＰＵ）と内部メモリ（引用刊行物１のＲＯＭ２、ＲＡＭ３）及びＩ／Ｏ４とは別個の存在であり、本願発明の中央演算処理装置の内部に存在するのは命令フェッチのための制御回路であって、内部メモリとは異なるものである。
(2) 取消事由２（デコーダの点）
本願発明はデコーダを要しないのに対し、引用刊行物１に記載されたものではデコーダが必須であるが、審決は、この点の相違点を看過した誤りがある。
本願発明においては、甲第５号証第１図（別紙図面１参照。）に示すように、中央演算処理装置（ＣＰＵ）と中央演算処理装置（ＣＰＵ）以外の動作クロックを分離すべく、読み出し制御回路が介在しているものを提供しており、デコーダなしに的確な動作を行うことが可能である。
第３ 請求の原因に対する認否及び反論
１ 認否
請求の原因１ないし３は認め、同４は争う。審決の認定、判断は正当であり、原告主張の誤りはない。
２ 反論
(1) 取消事由１について
<１> マイクロコンピュータの分野では、中央演算処理装置として、中央演算処理装置の構成要素をシングルチップ化した、いわゆるシングルチップマイクロコンピュータを用いることが一般的である。また、本願発明も中央演算処理装置としてシングルチップマイクロコンピュータを排除するものでないことは、その明細書の記載から明らかである。シングルチップマイクロコンピュータの構成として、
(a) 演算機能に関する部分のみをシングルチップ化したもの
(b) 演算機能に関する部分と、ＲＡＭ、ＲＯＭを一体にシングルチップ化したもの
(c) 上記(b)に、Ｉ／Ｏを追加してシングルチップ化したもの
が存在する。そして、上記構成のうち、(a)のものは、シングルチップマイクロコンピュータが考案された初期の段階に多数存在したが、本願出願時点では、(b)及び(c)のものが多数を占めている。
また、引用刊行物１に記載されたものも、ＣＰＵ（中央処理装置）１と内部ＲＯＭ２、内部ＲＡＭ３及びＩ／Ｏをシングルチップ化したものであり、上記(c)の構成を持つマイクロコンピュータを対象としている。このように、「中央演算処理装置」と呼ばれるものには、内部にＲＡＭ、ＲＯＭを有するものが多数存在するということは、本願出願時点において技術常識である。
<２> 本願明細書中の実施例の動作説明には、「（別紙図面１に示されるものにおいて）メモリ２に対するアクセスが行われずに中央演算処理装置１内でのみ処理が行われる通常の状態」（甲第４号証８頁１５行、１６行）との記載が存在する。
電子計算機の処理は、電子計算機の動作の最小処理単位である命令の実行の集合であり、命令の実行はメモリから命令を取り出す動作（命令フェッチ）と、取り出した命令の実行（命令実行）の二段階からなっている。したがって、電子計算機の処理にはメモリのアクセス（命令フェッチ）は必須の動作であり、メモリに対するアクセスが行われずに中央演算処理装置内でのみ処理が行われる状態は存在しない。そのため、上記の「通常の状態」は、「メモリ２に対するアクセスが行われずに、中央演算処理装置１の内部メモリに格納された命令を読み出し実行することにより、中央演算処理装置１内でのみ処理が行われる状態」と解するのが、計算機の動作に適合したものである。
本願明細書の詳細な説明及び添付図面（別紙図面１）には、上記の解釈を否定する記載又は示唆はない。
(2) 取消事由２について
本願特許請求の範囲では、中央演算処理装置によるメモリの読み出し要求を処理する具体的構成は特定されていないので、本願発明がデコーダを要しないことを要件とするものではないことは明らかである。
また、中央演算処理装置１には内部メモリが存在すると解した方が合理的であり、本願明細書の詳細な説明中の「中央演算処理装置１がメモリ２に対してメモリアクセス、特にデータの読み出しを要求する場合」（甲第４号証９頁２行、３行、甲第５号証５頁７行、８行）とは、中央演算処理装置１が命令を実行した結果、メモリ２内のデータが必要と判断した場合となる。この場合、中央演算処理装置１はメモリ２に対する要求信号Ｒｅと、アドレスＡｄｄを出力するため動作を行うこととなり、この動作のためには引用刊行物１のデコーダに相当する判断回路が当然必要となる。
第４ 証拠
証拠関係は、本件記録中の書証目録記載のとおりであって、書証の成立はいずれも当事者間に争いがない。
理由
１ 請求の原因１（特許庁における手続の経緯）、同２（本願発明の要旨）及び同３（審決の理由の要点）については、当事者間に争いがない。
そして、審決の理由の要点(2)（引用刊行物）、同(3)（対比・判断）のうち、「他の点では相違は認められない」ことを除く事実、同(4)（相違点についての判断）は、当事者間に争いがない。
２ そこで、原告主張の取消事由の当否について検討する。
(1) 取消事由１（中央演算処理装置の点）について
<１> 本願特許請求の範囲には、「第１の周波数のクロックに同期して動作する中央演算処理装置」と記載されているが、それ以上に、中央演算処理装置の内部の構成を規定し又はそれを示唆する記載はない。
また、中央演算処理装置の一般的構成について、以下の事実は当事者間に争いがない。
すなわち、「マイクロコンピュータの分野では、中央演算処理装置として、中央演算処理装置の構成要素をシングルチップ化した、いわゆるシングルチップマイクロコンピュータを用いることが一般的である。また、本願発明も中央演算処理装置としてシングルチップマイクロコンピュータを排除するものでないことは、その明細書の記載から明らかである。シングルチップマイクロコンピュータの構成として、
(a) 演算機能に関する部分のみをシングルチップ化したもの
(b) 演算機能に関する部分と、ＲＡＭ、ＲＯＭを一体にシングルチップ化したもの
(c) 上記(b)に、Ｉ／Ｏを追加してシングルチップ化したもの
が存在する。そして、上記構成のうち、(a)のものは、シングルチップマイクロコンピュータが考案された初期の段階に多数存在したが、本願出願時点では、(b)及び(c)のものが多数を占めている。
また、引用刊行物１に記載されたものも、ＣＰＵ（中央処理装置）１と内部ＲＯＭ２、内部ＲＡＭ３及びＩ／Ｏをシングルチップ化したものであり、上記(c)の構成を持つマイクロコンピュータを対象としている。このように、「中央演算処理装置」と呼ばれるものには、内部にＲＡＭ、ＲＯＭを有するものが多数存在するということは、本願出願時点において技術常識である。」
そうすると、本願特許請求の範囲にいう「中央演算処理装置」の技術的意義は一義的に明確でないから、本願明細書の発明の詳細な説明の記載及び添付図面を参酌する必要があると認められる。
<２> 甲第４及び第５号証によれば（なお、別紙図面１参照。）、本願明細書の発明の詳細な説明には、「本発明のマイクロコンピュータのデータ読み出しの動作は以下の如くである。・・・メモリ２に対するアクセスが行われずに中央演算処理装置１内でのみ処理が行われる通常の状態においては、読み出し制御回路８は・・・クロックφをそのままクロックφcpuとして・・・中央演算処理装置１に与える。従って、中央演算処理装置１はその最大限の処理速度で動作する。」（甲第４号証８頁１２ないし９頁１行、甲第５号証５頁２行ないし６行）と記載されていることが認められ、この記載によれば、本願発明においては、中央演算処理装置内でのみ処理が行われることが「通常の状態」であると認められる。
ところで、コンピュータは、メモリ（主記憶装置）から命令を取り出し、取り出した命令を逐次実行することにより処理を行うものであるから、コンピュータの処理においてはメモリへのアクセスは必須の動作であり、メモリ２に対するアクセスが行われずに中央演算処理装置１内でのみ処理が行われる「通常の状態」においては、中央演算処理装置内に内部メモリが存在し、そのメモリにアクセスして処理が行われていると認められる。
上記認定に反する原告の主張は、採用できない。
<３> そうすると、本願発明における中央演算処理装置は、引用刊行物１（別紙図面２参照）におけるＣＰＵ、内部メモリ（引用刊行物１のＲＯＭ２、ＲＡＭ３）及びＩ／Ｏ４に相当する旨の審決の認定に誤りはなく、原告主張の取消事由１は理由がない。
(2) 取消事由２（デコーダの点）について
原告は、引用刊行物１に記載されたものではデコーダが必須であるのに対し、本願発明ではデコーダを要しない旨主張する。
しかし、本願発明の特許請求の範囲には、「中央演算処理装置による読み出し要求によって前記第２の周波数のクロックを前記メモリに与える」と規定されているが、それ以上の限定はないから、「中央演算処理装置による読み出し要求」を処理して「前記第２の周波数のクロックを前記メモリに与える」処理手段を備えるものも包含するものと認められる。
したがって、原告主張の取消事由２は、特許請求の範囲の記載に基づかない主張であり、理由がない。
３ よって、原告の本訴請求は理由がないから棄却することとし、訴訟費用の負担について行政事件訴訟法７条、民事訴訟法６１条を適用して、主文のとおり判決する（平成１０年６月４日口頭弁論終結）。
（裁判長裁判官 永井紀昭 裁判官 濵崎浩一 裁判官 市川正巳）
別紙図面１
<省略>
別紙図面２
<省略>